Ausgewählte Kapitel der Rechnerarchitektur
Vorlesung
Lernziele:
- Vertiefte Kenntnisse zum Entwurf digitaler Schaltungen
- VHDL Design
- Implementierung von einfachen Architekturen auf FPGA-Ebene
Lerninhalte:
Aufbau von Rechnerarchitekturen, VHDL-Implementierungen, FPGA-Programmierung
Vorkenntnisse:
Digitale Logik, Rechnerarchitektur LV ab 5. Semester
Lehrveranstaltungsnummer: FB16-6804
Ort und Zeit:
Mittwochs: nach Absparche
Raum: 2107 (MSP-Labor des Fachgebiets)
Der Vorbesprechungstermin für die Vorlesung findet am 26.10.2016 um 10:00 Uhr im Raum 2107 statt!
Dozent:
Umfang:
4 SWS bzw. 6 CP
Kontakt:
Email an das Sekretariat
Klausur:
Mündliche oder Schriftliche Prüfung, je nach Teilnehmeranzahl.
Termine werden nach Vereinbarung gegeben.