Digitale Systeme
Die Veranstaltung findet im Winter- und im Sommersemester statt.
Termine: immer Montags und Freitags zwischen 10:15 und 11:45 Uhr in WA -1606
Zuschnitt: 6 CP, 3V+1Ü, 4 SWS
Die Vorlesung richtet sich an StudentInnen der Informatik, Elektrotechnik und an Mechatroniker ab dem 4. Semester und mit soliden Vorkenntnissen der Digitalen Logik und der Rechnerarchitektur. Sie beschäftigt sich mit grundlegenden Entwurfsmethoden zum Pipelining, Steuerwerksentwurf und verwandter Strukturen sowie mit deren Optimierung. Grundzüge des Low-Power Entwurfs werden behandelt sowie plattdormbasierter Entwurf von System-on-Chips (SoC) und Network-on-Chips (NoC).
Die Vorlesung (3 SWS) enthält integrierte Übunsgeinheiten (1 SWS). In den Übungen werden wesentliche Aspekte des Vorlesungsstoffs anhand von Beispielrechnungen oder Entwürfen genauer betrachtet. In einem späteren Semester können Sie ergänzend noch die Hardwarebeschreibungssprache VHDL im VHDL-Kurs erlernen.
Lernziele: Die/der Lernende kann
- das Zeitverhalten vorgegebener Digitalschaltungen berechnen,
- einfache Pipelinestrukturen entwerfen,
- Pipelineoptimierungsverfahren auf vorgegebene Schaltungen übertragen,
- Retimingverfahren beschreiben und anwenden,
- die Struktur von Zustandsautomaten darstellen und erläutern,
- komplexe Zustandsautomaten entwerfen,
- optimierte Versionen gegebener Zustandsautomaten erarbeiten,
- Implementierungsvarianten qualitativ analysieren und vergleichen.
Materialien
Zur Vorlesung wird eine umfangreiche Sammlung an Unterlagen bereitgestellt.
Literatur: In der Vorlesung werden folgende Lehrbücher verwendet
- Mano, M. Morris and Ciletti, Michael D.: Digital Design; Pearson International Edition; 4. Aufl.; 2007; ISBN 0132340437
- Katz, Randy H.: Contemporary Logic Design; Addison-Wesley-Longman; 2. Aufl.; 2004; ISBN 978-0201308470
- John F. Wakerly, Digital Design: Principles and Practices Package, Addison Wesley Pub Co Inc; Auflage: 0004 (12. Januar 2006), ISBN: 0131733494
Die verwendete Software finden Sie hier:
- Icarus Verilog: iverilog.icarus.com/home (user guide: http://iverilog.wikia.com/wiki/User_Guide )
- gtkwave: http://gtkwave.sourceforge.net/
Weiteres:
- VeriWell: http://veriwell.sourceforge.net/ - ein weiterer Verilog Simulator (habe ich noch nicht ausprobiert)
- Verilog Referenz: https://sutherland-hdl.com/pdfs/verilog_2001_ref_guide.pdf
Leistungsnachweis
Der Leistungsnachweis wird - abhängig von der Teilnehmerzahl - in Form einer mündlichen bzw. schriftlichen Prüfung erbracht. Die genauen Modalitäten werden in der Veranstaltung bekannt gegeben.