Ausgewählte Kapitel der Rechnerarchitektur

Lernziele:

• Vertiefte Kenntnisse zum Entwurf digitaler Schaltungen
• VHDL Design
• Implementierung von einfachen Architekturen auf FPGA-Ebene

Lerninhalte:
Aufbau von Rechnerarchitekturen, VHDL-Implementierungen, FPGA-Programmierung

Vorkenntnisse:
Digitale Logik, Rechnerarchitektur LV ab 5. Semester

Lehrveranstaltungsnummer: FB16-6804

Ort und Zeit:
Mittwochs: 9:00 bis 17:00 Uhr (2+2 SWS, insgesamt 3 volle Stunden Präzenzzeit wöchentlich, die genaueren Zeiten werden nach dem Besprechungstermin bekanntgegeben!)
Raum: 2107 (MSP-Labor des Fachgebiets)

Der Vorbesprechungstermin für die Vorlesung findet am 21.10.2015 um 10:00 Uhr im Raum 2107 statt! 

Dozent:
Prof. Dr.-Ing. habil. Josef Börcsök
Dr. -Ing. Ali Hayek

Umfang:
4 SWS bzw. 6 CP

Kontakt:
Email an Dr. Ali Hayek

Klausur:
Mündliche oder Schriftliche Prüfung, je nach Teilnehmeranzahl.
Termine werden nach Vereinbarung gegeben.