RISC-V

System

·      RISC-V 32-Bit CPU

·      20 Multifunktionale IO mit Echtzeit-IO Diagnose in Hardware

·      On-Chip Instr. RAM (16 kB) als Programmspeicher

·      Externes SPI Flash zum Laden des Programms in Instr. RAM

·      On-Chip SRAM (4 kB)

·      SPI, I²C, UART zur Kommunikation

Architektur

·      Safe-System 1oo2D Architektur mit Hardware-Komparator

·      Vollständig physikalische Trennung beider Systeme

·      Echtzeit-IO Diagnose in Hardware reduziert Software-Diagnoseaufwand massiv und ermöglicht schnellstmögliche Reaktion bei Ausfall

High Performance System

·      RISC-V 64-Bit High Performance CPU (optional multicore)

·      On-Chip Instruction und Data Cache

·      On-Chip SRAM

·      MMU für Betriebssystem (z.B. Linux)

·      Controller für externe Flash Anbindung

·      Controller für externe DDR-RAM Anbindung

·      Gigabit-Ethernet

·      Standard-Peripherie

Checker Core System

·      RISC-V 32-Bit CPU optimiert für niedrigen Energieverbrauch

·      On-Chip Flash

·      On-Chip SRAM

·      Standard-Peripherie

Architektur

·      1oo2D Architektur mit flexiblem Software-Komparator

·      Vollständig physikalische Trennung beider Systeme

·      Diversitäre Hardware durch unterschiedliche Core Implementierungen