|
Teil 1
|
Grundlagen
|
Seiten
|
|
22.10.2019
|
Einführung; digitale Abstraktion; Information, Kodierung (feste/variable Länge); Zahlendarstellung; Hamming-Distanz
|
1-32
|
|
29.10.2019
|
Boolesche Algebra; Huntingtonsche Axiome; DeMorgansche Gesetze; Aussagenlogik; Schaltalgebra; Funktionsdarstellungen
|
33-60
|
|
05.11.2019
|
Schaltfunktionen; Minterm-/Maxterm-Darstellung; Hauptsatz der Schaltalgebra; kanonische Formen; KV-Diagramme; Basissysteme
|
61-83
|
|
12.11.2019
|
Entwicklungssatz; Belegungen; don't care; Vereinfachung: zusammenfassen (Ax. V, Block), umformen, Umformungstabelle, KV-Minimierung; Term (Ordnung); (vollständige) Überdeckung; Definitionen: (essentieller) Primterm, Implikant etc.
|
84-115
|
|
Teil 2
|
Schaltnetze
|
|
|
19.11.2019
|
KV-Minimierung; Schaltnetze, kombinat. Vertrag; Entwurfsablauf; Beispiel: 2x2 Bit Multiplizierer; Minimierung nach Quine/McCluskey: Quinesche Tabellen, Überdeckungsfunktion, Bündelminimierung
|
116-146
|
|
26.11.2019
|
Pos./neg. Logik; Ausgangs-/Eingangstoleranz; MOS-FETs, Gatter, Inverter, Pullup-/Pulldown-Netze; NAND, NOR, AND; propagation delay, Hazards: stat. 0-/1-Hazard, vollständige Überdeckung, dyn. Hazards
|
147-175
|
|
26.11.2019 Abend
|
Wrapup Grundlagen: 18:00 Uhr bis 20:00 Uhr, HS 0425: Tabelle -> Formel -> KV ->Tabelle; Schaltplan; KV-Minimierung
|
|
|
Teil 3
|
Schaltwerke
|
|
|
03.12.2019
|
Schaltwerke: Rückkopplung, Ausgabe- und Übergangsverhalten; Darstellung (auch Tafelbild); Moore/Mealy-Unterscheidung; Beschreibung: Tabelle, Zustandsübergangsgraph; Beispiel (synch. Speicherelement); Taxonomie; Master-Slave-FlipFlop
|
176-200
|
|
10.12.2019
|
Analyse des RS-FlipFlops, Taktung, getaktetes RS-FlipFlop, getaktetes D-FlipFlop
|
201-226
|
|
17.12.2019
|
Getaktetes MS-FF, zustandsspezifische Funktionen, Übergangsdiagramm; JK-FF, D-FF: charakteristische Gleichung; Schaltwerksynthese: Ablauf, Zustandskodierung, Ansteuergleichungen für FFs
|
227-250
|
|
17.12.2019 Abend
|
Wrapup Schaltnetze: 18:00 Uhr bis 20:00 Uhr, HS 0425: KV&KV-Minimierung; Formel->Schaltplan; KValgebr. Minimierung; Automatenentwurf: Aufgabe->Übergangsdiagramm->Übergangstabelle->KV-Min.->Gleichung->Schaltung (Beispiel: Halteglied); Hazards
|
|
|
Ferien
|
Weihnachtspause
|
|
|
14.01.2020
|
FF-Ansteuerung: Tabellarisches Verf., Fallunterscheidung, Koeffizientenvergleich (Beispiel: Zähler); Entwurfsbeispiel: Serienaddierer
|
251-272
|
|
21.01.2020
|
Zeitverhalten: Gatterverzögerung, kritischer Pfad, FFs: Setup-, Hold- und Clock-to-Q-Zeiten; Aufbau einer Taktperiode; Pfadoptimierung; data ready time; Zähler/Zählerentwurf; Register: Aufbau, Schieberegister, links/rechts-Shift, Registerfile
|
273-303
|
|
Teil 4
|
Komplexe Schaltungen
|
|
|
28.01.2020
|
Binäre Addition; Zweierkomplement; Volladdierer, Halbaddierer, RCA: Ripple Carry Addierer; Multiplikation: Sonderfälle, Grundstruktur d. Basiszelle, Kachelstruktur
|
304-329
|
|
04.02.2020
|
MSI-Schaltungen: Decoder, Decoderschaltnetze (Bspl. Vergleicher), Demultiplexer, Multiplexer, Multiplexerschaltnetze/MUX zur Funktionsrealisierung (3 und mehr Variable), Lesespeicher/ROM; Programmierbare Logik: PLA, PAL
|
330-366
|
|
04.02.2020 Abend
|
Wrapup Schaltwerke: 18:00 Uhr bis 20:00 Uhr, HS 0425 (Themen: Ihre Fragen; ggf. Modulo-Zähler, Wdh. Register, Codes, Arithmetik)
|
|
|
11.02.2020
|
Mikroprogrammsteuereinheit (siehe Zusatzfolien); MUX als Funktionstabelle, LUT, FPGA (CLB, Switch Matrix, Array-Struktur)
|
367-382
|
|
11.02.2020 Abend
|
Wrapup Entwurf etc.: 18:00 Uhr bis 20:00 Uhr, HS 0425: Volladdierer (algebraisch); MUX, Demux, Decoder
|
|
